

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-171401

(43) 公開日 平成10年(1998) 6月26日

(51) Int. Cl. ⁶	識別記号	F I		
G09G 3/28		G09G 3/28		K
5/00	520	5/00	520	J
H04N 5/66		H04N 5/66		A
	101		101	B

審査請求 未請求 請求項の数 7 O L (全16頁)

(21) 出願番号 特願平8-330681

(22) 出願日 平成8年(1996)12月11日

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番
1号

(72) 発明者 米田 靖司

神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(74) 代理人 弁理士 久保 幸雄


(54) 【発明の名称】 階調表示方法

(57) 【要約】

【課題】 静止画の画質を損なうことなく偽輪郭を低減し、動きの度合いが不特定である時系列の画像の表示品質を向上させることを目的とする。

【解決手段】 2値の発光制御が可能な表示要素による画面表示に際して、第1のフレームとその次の第2のフレームとの間における表示物体の動きの度合いが大きい場合において、第1及び第2のフレームの少なくとも一方を特別フレームとし、特別フレームに対応したn個のサブフレームのうち、輝度の重みの降順に選択したm ($1 \leq m < n$) 個の特定サブフレームについて、k ($k \geq 2$) 個のフィールドで構成してk対1インタレース走査形式で表示要素の発光の要否を設定し、その際に各フィールドにおいてkラインずつ同一の設定を行い、他のサブフレームについては、ノンインタレース走査形式で1ラインずつ表示要素の発光の要否を設定する。

フレーム構成図



(2)

特開平10-171401

1

2

【特許請求の範囲】

【請求項1】 2値の発光制御が可能な表示要素からなるマトリクス表示デバイスによる画面表示に際して、1フレームを輝度の重み付けをした n ($n \geq 3$)個のサブフレームに分割し、1フレームの輝度が階調レベルに応じた値となるようにサブフレーム毎にライン走査を行って表示要素の発光の要否を設定する階調表示方法であつて、

第1のフレームとその次の第2のフレームとの間における表示物体の動きの度合いを調べ、

動きの度合いが設定値を越える場合において、前記第1及び第2のフレームの一方又は両方を特別フレームとし、当該特別フレームに対応した前記 n 個のサブフレームのうち、輝度の重みの降順に選択した m ($1 \leq m < n$)個の特定サブフレームについて、 k ($k \geq 2$)個のフィールドで構成して k 対1インタレース走査形式で表示要素の発光の要否を設定し、その際に各フィールドにおいて k ラインずつ同一の設定を行い、他のサブフレームについては、ノンインタレース走査形式で1ラインずつ表示要素の発光の要否を設定することを特徴とする階調表示方法。

【請求項2】 前記各特定サブフレームに対応した k 個のフィールドを、互いに時間的に離して表示する請求項1記載の階調表示方法。

【請求項3】 インタレース走査に際して組を構成する k 本のラインの間で、同一列の k 個の表示要素における前記特定サブフレームの発光の要否が異なるときに、当該 k 個の表示要素の階調レベルに基づいて代表レベルを算定し、当該 k 個の表示要素については、1フレームの輝度が算定された代表レベルに応じた値となるように前記 n 個のサブフレームにおける発光の要否を設定する請求項1又は請求項2記載の階調表示方法。

【請求項4】 2値の発光制御が可能な表示要素からなるマトリクス表示デバイスによる画面表示に際して、1フレームを輝度の重み付けをした複数のサブフレームに分割し、サブフレーム毎にライン走査を行って階調レベルに応じて表示要素の発光の要否を設定する階調表示方法であつて、

第1のフレームとその次の第2のフレームとの間における表示物体の動きの度合いを調べ、

動きの度合いが設定値を越える場合において、前記第1及び第2のフレームに対する補間画像を生成するとともに、前記第1及び第2のフレームのどちらか一方を特別フレームとして第1及び第2の短縮フレームで構成し、前記第1の短縮フレームについては前記特別フレームの階調レベルに応じて表示要素の発光の要否を設定し、前記第2の短縮フレームについては前記補間画像の階調レベルに応じて表示要素の発光の要否を設定することを特徴とする階調表示方法。

【請求項5】 前記第1及び第2の短縮フレームのそれぞ

れを、前記特別フレーム以外のフレームより少ない数のサブフレームに分割する請求項4記載の階調表示方法。

【請求項6】 前記第1及び第2の短縮フレームのそれぞれを、前記特別フレーム以外のフレームと同数のサブフレームに分割し、

前記第1及び第2の短縮フレームに対応した前記各サブフレームについては、表示要素の発光の要否を設定するときに k ($k \geq 2$)ラインずつ同一の設定を行う請求項4記載の階調表示方法。

10 【請求項7】 前記特別フレーム及び前記補間画像に対して列方向の高周波成分を除去するフィルタリングを行い、それによって得られた画像情報の階調レベルに応じて、前記第1及び第2の短縮フレームに対応した前記各サブフレームについて表示要素の発光の要否を設定する請求項6記載の階調表示方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、PDP（プラズマディスプレイパネル）に好適な階調表示方法に関する。

【0002】 PDPは、液晶デバイスよりも動画表示に適しており、カラー画面が実用化されたことと相まって、テレビジョン映像やコンピュータのモニターなどの用途に広く用いられるようになってきた。また、ハイビジョン用の大画面フラット型デバイスとして注目されている。

【0003】 PDPによる表示の輝度は、単位時間当たりの放電回数に依存する。したがって、マトリクス表示の表示要素（ピクセル又はサブピクセル）毎に1フレームの放電回数を適切に設定することによって中間調の再現が行われる。カラー表示は階調表示の一種であつて、3原色の輝度比を変えることによって実現される。

【0004】

【従来の技術】 マトリクス表示形式のAC型PDPにおいては、帯電状態を均一にするリセットに続いて表示内容に応じた帯電状態を形成するライン順次のアドレッシングが行われ、その後に壁電荷を利用して周期的に放電を生じさせるサステインが行われる。放電周期を短くすれば、見かけの上で連続した発光状態が得られる。通常、放電周期を規定するサステインパルスの周波数は一定とされ、輝度はサステイン期間の長さによって決まる。

【0005】 図13は従来のフレーム構成図である。PDPの階調表示方法としては、1フレームを放電回数の重み付けをした複数のサブフレームで構成し、サブフレーム毎にアドレッシングを行って1フレームの総放電回数を設定する方法（フレーム内変調方法）が広く知られている。例えば図13（A）のようにフレーム F を4個のサブフレーム $s f 1 \sim s f 4$ に分割し、それらのサステイン期間 $T S$ の長さの比を1:2:4:8とする。すなわち、各サブフレーム $s f 1 \sim s f 4$ に対して公比が

50

(3)

特開平10-171401

3

4

「2」の等比数列を用いたいわゆる「バイナリーの重み付け」を行う。各サブフレーム $s f 1 \sim s f 4$ の表示期間は、リセット期間 $T R$ 、アドレス期間 $T A$ 、及びサステイン期間 $T S$ からなる。図13(A)の例では、階調レベルが「0」～「15」の16階調の表示が可能である。なお、実際にはフレーム F は6～8個のサブフレームで構成され、64階調、128階調、又は256階調の表示が行われる。

【0006】このようにサブフレーム単位の輝度の組合せで中間調を再現する方法では、動きの激しい動画像を表示したときに、偽輪郭(動偽輪郭)が生じる。偽輪郭は、動画像表示において階調が滑らかに変化する部分で観察者がサブフレームを分離して認識し、表示内容とは異なる明暗を知覚する現象であり、人間の目がフレーム毎に離散的に映される動画像を連続的に迫りかけることによって動きとして認識する仮運動に起因する。特に肌色の画像では、階調が滑らかに変化する部分で色と輝度の異なる色偽輪郭が生じ、表示品質が著しく低下する。このような偽輪郭は点灯シーケンスの変化が大きいほど顕著になる。例えば256階調の場合において、階調レベル191と階調レベル192との間、階調レベル127と階調レベル128との間、及び階調レベル63と階調レベル64との間で比較的に偽輪郭が顕著である。

【0007】従来において偽輪郭の軽減に有効な階調表示方法として、重ね合わせ法と呼称されるものが提案されている(特開平7-175439号)。これは、図13(B)のように、フレーム F を分割した複数個のサブフレーム $s f 1 \sim s f 4$ のうち、比較的に輝度の重みの大きい1つ又は複数のサブフレーム $s f 4$ を2個の分割サブフレーム $s f 4 a$ 、 $s f 4 b$ で構成し、各分割サブフレーム $s f 4 a$ 、 $s f 4 b$ をフレーム内で離れるように配置することによって、フレーム内での発光を平均化して極端な発光又は非発光の連続を防止するものである。図13(B)の例では、図13(A)における最大輝度のサブフレーム $s f 4$ が分割されている。

【0008】

【発明が解決しようとする課題】従来においては、重ね合わせ法による偽輪郭の防止にともなって動画及び静止面の階調数が低下するという問題があった。すなわち、サブフレームを分割することによって、1フレームの表示におけるアドレッシングの回数が増えてフレーム周期が長くなってしまふ。ところが、テレビジョン表示に代表される通常の用途では、フレーム周期が規定されているので、アドレッシングの回数の増加は許されない。ライン数が480以上のPDPでは、1回のアドレッシングの所要時間は最長のサステイン期間と同程度又はそれ以上に長いので、サステインの短縮によってアドレッシングの増加分を補うことは難しい。したがって、輝度の重みの大きいサブフレームの分割にともなって、他のサ

ブフレームの省略が余儀なくされ、階調数の減少が避けられない。

【0009】本発明は、静止面の画質を損なうことなく偽輪郭を低減し、テレビジョン映像のように動きの度合いが不特定である時系列の画像の表示品質を向上させることを目的としている。

【0010】

【課題を解決するための手段】全てのフレームに対して一律に特定のフレーム形態を適用せずに、時系列において隣接する2つのフレーム、すなわち任意のフレームとその次のフレームの間における表示物体の動きの大小に応じて、フレーム形態を変更する。動きが比較的に小さい場合は、少なくとも一方のフレームを静止面とみなして階調数が最大となるように分割する。これに対して、動きが大きい場合は、少なくとも一方のフレームを偽輪郭が低減されるように構成する。

【0011】表示物体の動きは、公知の動画像解析手法、例えば画像間の差を最小にする偏位を求める方法、相互相関関数を最大にする偏位を求める方法を用いて算定することができる。

【0012】偽輪郭の低減に有効なフレーム形態として、次の2つの形態がある。第1の形態は、フレームを複数のサブフレームに分割し、さらに最大輝度のサブフレーム又はそれを含む複数のサブフレームを複数のフィールドで構成してインタレース形式で表示要素の発光の要否を設定するものである。これによれば、フィールド分割の対象とするサブフレームが連続する場合であっても、各サブフレームの発光期間どうしの間にアドレッシングが挿入されることになるので、実効的には従来の重ね合わせ法と同様に発光期間が分散されて極端な発光又は非発光の連続がなくなり、それによって偽輪郭が防止される。しかも、重ね合わせ法とは違って階調数が減少しない。

【0013】この第1の形態においては、発光期間の分散の効果を高める上で、フィールドを時間的に適切に離して表示するのが好ましい。つまり、フレーム期間の中で各フィールドの表示期間が連続しないようなフレーム構成が望ましい。

【0014】また、例えばサブフレームを2つのフィールドに分割した場合には、2ラインに1ラインの割合で画面走査をする2対1インタレース走査形式を採用する。2対1インタレース走査では、ノンインタレース走査の場合と比べて走査ライン数が半分となるので、1回のアドレッシングの所要時間も半分となる。したがって、全体としては、サブフレームを分割する前と後とで総アドレッシング時間は変わらない。なお、例えばAC型PDPにおいてアドレス期間の直前にリセット期間を設ける場合には、リセット期間の分だけフレーム期間が延びるが、リセット期間はアドレス期間に比べて十分に短いので、サステイン期間を若干短縮することによって

(4)

特開平10-171401

5

6

フレーム期間の延長を避けることができる。

【0015】インタレース走査を行う場合、1本のラインに注目すると、単純に考えてノンインタレース走査の場合と比べて発光回数が(1/分割数)に減少してしまう。そこで、インタレース走査によるアドレッシングに際して、走査対象のラインと飛び越し対象のラインとを合わせたサブフレーム分割数(フィールド数)と同数のラインを組とし、1つの組に属するラインの表示内容を同一とする。これにより、インタレース走査に伴う輝度の低下を避けることができる。なお、PDPでは、セルの発光強度が画面内の発光セル数に依存し、通常はその関係が非線型である。しかし、分割数と同数のライン内のセルを同時に発光させることにより、複数のフィールドからなるサブフレームの全体では、フィールド間でセルの発光強度の増減が相殺され、ノンインタレース走査の場合と同様の輝度を得ることができる。

【0016】このようにインタレース走査を行い且つ複数のラインの表示内容を共通にする場合、分割したサブフレームの発光の有無がフィールド間で異なる階調境界部分で、階調レベルの反転する表示の乱れが生じる。この乱れを軽減するため、乱れの生じるような互いに異なる階調レベルの表示要素が隣接するときに、これらの表示要素の階調レベルを代表レベルに統一する。代表レベルとしては、元の階調レベルの中の最大値、最小値、又は平均値などを採用することができる。階調レベルの統一により、少なくとも階調レベルが反転する大きな乱れはなくなる。

【0017】第2の形態は、動きを補間する仮想画像(挿入フレーム)を生成してその表示期間を1フレーム期間中に組み入れるものである。挿入フレームを組み入れることによって、動きの度合いが見かけの上で小さくなり、偽輪郭が低減される。ただし、挿入フレームの分だけ実際の情報であるフレーム(実フレーム)の表示に割り当て可能な時間が短くなる。

【0018】表示期間が短くなった実フレーム及び挿入フレームのそれぞれのサブフレーム数を静止画のフレームより少なくすれば、階調数は低下するものの列方向の解像度の低下を避けることができる。これに対して、サブフレーム数を静止画のフレームと同じにすれば、階調数の低下を避けることができる。ただし、1回のアドレッシングの時間を半分にするために2ラインずつ走査を行う必要があるため、列方向の解像度は低下する。解像度の低下によるモアレなどの乱れを防ぐには、予め表示対象の画像に対して列方向における空間周波数の高域成分を除去するフィルタリングを行えばよい。なお、動画では、静止画と比べて人間の視覚における空間分解能が低いので、解像度の低下の影響は小さい。サブフレーム数の多少に係わらず、挿入フレームと実フレームとを表示するフレーム期間における最大発光回数(PDPの場合はサステインパルス数)を、静止画のフレームと同数

又はそれに近い数に選定すれば、静止画と動画との間で輝度の不均衡は生じない。

【0019】請求項1の発明の方法は、2値の発光制御が可能な表示要素からなるマトリクス表示デバイスによる画面表示に際して、1フレームを輝度の重み付けをした n ($n \geq 3$)個のサブフレームに分割し、1フレームの輝度が階調レベルに応じた値となるようにサブフレーム毎にライン走査を行って表示要素の発光の要否を設定する階調表示方法であって、第1のフレームとその次の第2のフレームとの間における表示物体の動きの度合いを調べ、動きの度合いが設定値を越える場合において、前記第1及び第2のフレームの一方又は両方を特別フレームとし、当該特別フレームに対応した前記 n 個のサブフレームのうち、輝度の重みの降順に選択した m ($1 \leq m < n$)個の特定サブフレームについて、 k ($k \geq 2$)個のフィールドで構成して k 対1インタレース走査形式で表示要素の発光の要否を設定し、その際に各フィールドにおいて k ラインずつ同一の設定を行い、他のサブフレームについては、ノンインタレース走査形式で1ラインずつ表示要素の発光の要否を設定するものである。

【0020】請求項2の発明の方法は、前記各特定サブフレームに対応した k 個のフィールドを、互いに時間的に離して表示するものである。請求項3の発明の方法は、インタレース走査に際して組を構成する k 本のラインの間で、同一列の k 個の表示要素における前記特定サブフレームの発光の要否が異なるときに、当該 k 個の表示要素の階調レベルに基づいて代表レベルを算定し、当該 k 個の表示要素については、1フレームの輝度が算定された代表レベルに応じた値となるように前記 n 個のサブフレームにおける発光の要否を設定するものである。

【0021】請求項4の発明の方法は、2値の発光制御が可能な表示要素からなるマトリクス表示デバイスによる画面表示に際して、1フレームを輝度の重み付けをした複数のサブフレームに分割し、サブフレーム毎にライン走査を行って階調レベルに応じて表示要素の発光の要否を設定する階調表示方法であって、第1のフレームとその次の第2のフレームとの間における表示物体の動きの度合いを調べ、動きの度合いが設定値を越える場合において、前記第1及び第2のフレームに対する補間画像を生成するとともに、前記第1及び第2のフレームのどちらか一方を特別フレームとして第1及び第2の短縮フレームで構成し、前記第1の短縮フレームについては前記特別フレームの階調レベルに応じて表示要素の発光の要否を設定し、前記第2の短縮フレームについては前記補間画像の階調レベルに応じて表示要素の発光の要否を設定するものである。

【0022】請求項5の発明の方法は、前記第1及び第2の短縮フレームのそれぞれを、前記特別フレーム以外のフレームより少ない数のサブフレームに分割するものである。

(5)

特開平10-171401

7

8

【0023】請求項6の発明の方法は、前記第1及び第2の短縮フレームのそれぞれを、前記特別フレーム以外のフレームと同数のサブフレームに分割し、前記第1及び第2の短縮フレームに対応した前記各サブフレームについては、表示要素の発光の要否を設定するときk ($k \geq 2$) ラインずつ同一の設定を行うものである。

【0024】請求項7の発明の方法は、前記特別フレーム及び前記補間画像に対して列方向の高周波成分を除去するフィルタリングを行い、それによって得られた画像情報の階調レベルに応じて、前記第1及び第2の短縮フレームに対応した前記各サブフレームについて表示要素の発光の要否を設定するものである。

【0025】

【発明の実施の形態】

【第1の実施形態】図1は第1の実施形態に係るプラズマ表示装置100の構成図である。

【0026】プラズマ表示装置100は、マトリクス形式のカラー表示デバイスであるAC型のPDP1と、画面を構成する多数のセル(表示素子)を選択的に点灯させるための駆動ユニット80とからなり、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。

【0027】PDP1は、一対のサステイン電極X、Yが平行配置された面放電形式のPDPであり、各セルにサステイン電極X、Yとアドレス電極Aとが対応する3電極構造の電極マトリクスを有している。サステイン電極X、Yは表示のライン方向に延び、一方のサステイン電極Yはアドレッシングに際してライン単位にセルを選択するためのスキャン電極として用いられる。アドレス電極Aは、列単位にセルを選択するためのデータ電極であり、列方向に延びている。

【0028】駆動ユニット80は、コントローラ81、フレームメモリ82、アドレス発生器83、画像処理回路84、動き検出回路85、Xドライバ回路86、Yドライバ回路87、及びアドレスドライバ回路88を有している。駆動ユニット80には外部装置から各ピクセルのRGBの輝度レベル(階調レベル)を示す多値の映像データDR、DG、DBが、各種の同期信号とともに入力される。映像データDR、DG、DBは、フレームメモリ82に一旦格納された後、画像処理回路84によってサブフレームデータR0~3、G0~3、B0~3に変換され、再びフレームメモリ82に格納される。サブフレームデータR0~3、G0~3、B0~3は、1フレームを分割した各サブフレームにおけるセルの発光の要否を示す2値データの集合である。本実施形態においては、サブフレームデータR0~3、G0~3、B0~3のビット数は4である。つまり、1フレームの分割数が4であり、R、G、B毎に「0」から「15」までの16階調の輝度の設定による16色のカラー表示が可能である。

【0029】動き検出回路85は、本発明に特有の構成要素であり、偽輪郭の生じるおそれがあるときに静止画と動画とで異なるフレーム分割形態を適用するために設けられている。すなわち、動き検出回路85は、フレーム転送周期毎に隣接する2フレームの映像データDR、DG、DBをフレームメモリ82から読み出し、表示物体の動きの度合いを検出する。本実施形態では、一方のフレームはその時点の表示対象のフレーム(これを“現フレーム”という)であり、他方のフレームは現フレームの次のフレーム(これを“次フレーム”という)である。そして、動き検出回路85は、動きの度合いが設定値を越えているか否か、つまり偽輪郭の生じるおそれの有無を示す検出信号S85を出力する。検出信号S85は、コントローラ81、アドレス発生器83、及び画像処理回路84に与えられる。

【0030】動きの度合いが比較的に小さいとき、検出信号S85はノンアクティブである。この場合、以後において、次フレームはサブフレームをフィールドに分割しない“通常フレーム”として扱われる。これに対して、検出信号S85がアクティブである場合には、次フレームは、偽輪郭を防止するために特定のサブフレームをフィールドに分割する“特別フレーム”として扱われる。つまり、時系列の各フレームのサブフレーム構成が、動きの度合いに応じて切り換えられる。画像処理回路84は、次フレームが現フレームとなる以前に、次フレームに対応したサブフレームデータR0~3、G0~3、B0~3を生成し、フレームメモリ82に格納する。

【0031】現フレームのアドレッシングに際して、フレームメモリ82からサブフレームデータR0~3、G0~3、B0~3が1ライン分ずつ読み出され、アドレスドライバ回路88に転送される。読出しアドレスの指定はアドレス発生器83が担う。後述のように、ノンインタレース走査の場合は、全てのラインのデータが先頭ラインから順に転送され、インタレース走査の場合は、所定数置きのラインのデータが順に転送される。アドレスドライバ回路88は、転送されたサブフレームデータR0~3、G0~3、B0~3に応じて、アドレス電極Aに選択的にアドレスパルスを印加する。これと並行して、Yドライバ回路85は、コントローラ81からの指示に従って、各サステイン電極(スキャン電極)Yにスキャンパルスを印加する。アドレッシングに続くサステインにおいて、Xドライバ回路86は全てのサステイン電極Xに共通にサステインパルスを印加し、Yドライバ回路87は全てのサステイン電極Yに共通にサステインパルスを印加する。ただし、印加はサステイン電極Xとサステイン電極Yとに対して交互に行われる。

【0032】図2は本発明に係るPDPの内部構造を示す斜視図である。前面側のガラス基板11の内面に、ラインL毎に一对ずつサステイン電極X、Yが配列されて

(6)

特開平10-171401

9

10

いる。サステイン電極X、Yは、それぞれが透明導電膜41と金属膜42とからなり、AC駆動のための誘電体層17で被覆されている。誘電体層17の表面にはMgOからなる保護膜18が蒸着されている。背面側のガラス基板21の内面には、下地層22、アドレス電極A、絶縁層24、隔壁29、及びカラー表示のための3色(R、G、B)の蛍光体層28R、28G、28Bが設けられている。各隔壁29は平面視において直線状である。これら隔壁29によって放電空間30がライン方向にサブピクセル(表示要素)毎に区画され、且つ放電空間30の間隔寸法が一定値に規定されている。表示の1ピクセルは、ライン方向に並ぶ3つのサブピクセルからなる。隔壁29の配置パターンがストライプパターンであることから、放電空間30のうちの各列に対応した部分は、全てのラインに跨がって列方向に連続している。各列内のサブピクセルの発光色は同一である。各サブピクセルの範囲内の構造体がセルである。

【0033】PDP1では、上述のようにサブピクセルの点灯(発光)/非点灯の設定(アドレッシング)に、アドレス電極Aとサステイン電極Yとが用いられる。すなわち、N本(Nはライン数)のサステイン電極Yに対してスキャンパルス印加することによって画面走査(ライン選択)が行われ、サステイン電極Yと表示内容に応じて選択されたアドレス電極Aとの間での対向放電(アドレス放電)によって、ラインL毎に所定の帯電状態が形成される。その際、Rの列にはサブフレームデータR0~3が、Gの列にはサブフレームデータG0~3が、Bの列にはサブフレームデータB0~3が適用される。アドレッシングの後、サステイン電極Xとサステイン電極Yとに交互に所定波高値のサステインパルスを印加すると、アドレッシングの終了時点で所定量の壁電荷が存在したセルで面放電(サステイン放電)が生じる。

【0034】次に、PDP1の駆動方法について説明する。図3はフレーム構成図である。図3(A)は通常フレームの構成を示し、図3(B)は特別フレームの構成を示している。

【0035】階調表示を行うために、基本的には、図3(A)のようにフレームFを4個のサブフレームsf1~sf4に分割する。各サブフレームsf1~sf4の表示期間は、リセット期間TR、アドレス期間TA、及びサステイン期間TSからなる。各サブフレームsf1~sf4における輝度の相対比率が1:2:4:8となるように重み付けをして、各サブフレームsf1~sf4のサステイン期間TSにおける発光回数を設定する。サブフレーム単位の発光の有無の組合せで16階調の表示が可能である。上述のサブフレームデータR0~3、G0~3、B0~3の各ビットは、1つのサブフレームの発光の有無を示す。すなわち、最下位ビットはサブフレームsf1に対応し、第2ビットはサブフレームsf2に対応し、第3ビットはサブフレームsf3に対応

し、最上位ビットはサブフレームsf4に対応する。

【0036】特別フレームについては、偽輪郭を防止するため、最大輝度のサブフレームsf4を2個の分割サブフレーム(フィールド)sf41、sf42で構成する。サブフレームsf4が本発明における“特定サブフレーム”である。図3(B)のようにsf1→sf41→sf3→sf42→sf2の順に各サブフレームの表示期間を配置する。これにより、分割サブフレームsf41、sf42の表示が時間的に離れる。各分割サブフレームsf41、sf42のサステイン期間TSの長さは、サブフレームsf4のサステイン期間TSの長さのほぼ半分である。つまり、各分割サブフレームsf41、sf42の輝度の重みはともに「2」である。ここで注意すべきことは、サブフレームデータR0~3、G0~3、B0~3は、サブフレーム単位のデータであって、分割サブフレームsf41、sf42に共通に適用されることである。

【0037】サブフレームsf4を2分割すると、1フレームに係わるアドレッシングの回数が1つ増える。総アドレッシング時間の延長を避けるため、サブフレームsf4については分割サブフレームsf41、sf42をフィールドとする2対1インタレース走査形式でアドレッシングを行う。分割サブフレームsf41では、奇数ラインのサブフレームデータR0~3、G0~3、B0~3に応じて点灯の有無を設定し、分割サブフレームsf42では、偶数ラインのサブフレームデータR0~3、G0~3、B0~3に応じて点灯の有無を設定する。加えて、各セルの発光回数の減少による輝度の低下を補うため、1ライン分のサブフレームデータR0~3、G0~3、B0~3を2ラインに適用して、2ラインずつ点灯の有無を設定する。インタレース走査を行うことにより、フレーム全体のアドレッシングの所要時間は、サブフレームsf4を分割する前と変わらない。サブフレームsf4以外のサブフレームsf1~3(これらを通常サブフレームと呼称する)ではノンインタレース走査形式でアドレッシングを行う。なお、サブフレームsf4の分割にともなって1回のリセットの分だけフレーム期間が延びる。ただし、この延長分は、サステイン期間TAの若干の短縮で補うことのできる程度の短い時間である。

【0038】図4は通常サブフレームにおける印加電圧の波形図、図5は特定サブフレームにおける印加電圧の波形図である。図4において、リセット期間TRは、それ以前の点灯状態の影響を防ぐため、有効表示領域の壁電荷の消去(全面消去)を行う期間である。書き込みパルスPWの立上がりに対応して全てのラインで強い面放電が生じ、誘電体層17に多量の壁電荷が生じる。しかし、書き込みパルスPWの立下がりに対応して、壁電荷によるいわゆる自己放電が生じ、誘電体層17の壁電荷が消失する。パルスPawは放電空間30の背面側の壁面

(7)

特開平10-171401

11

12

への壁電荷の蓄積を抑えるために印加される。

【0039】アドレス期間TAは、ライン順次のアドレッシングを行う期間である。サステイン電極Xを接地電位に対して正電位Vaxにバイアスし、全てのサステイン電極Yを負電位Vscにバイアスする。この状態で、先頭のラインから1ラインずつ順に各ラインを選択し、サステイン電極Yに負極性のスキャンパルスPyを印加する。ラインの選択と同時に、サブフレームデータR0~3、G0~3、B0~3が示す点灯すべきセルに対応したアドレス電極Aに対して、波高値Vaの正極性のアドレスパルスPaを印加する。選択されたラインにおいて、アドレスパルスPaの印加されたセルでは、サステイン電極Yとアドレス電極Aとの間でアドレス放電が起こる。サステイン電極XがアドレスパルスPaと同極性の電位にバイアスされているので、そのバイアスでアドレスパルスPaが打ち消され、サステイン電極Xとアドレス電極Aの間では放電は起きない。

【0040】サステイン期間TSは、階調レベルに応じた輝度を確保するために、アドレッシングによって設定された点灯状態を維持する期間である。対向放電を防止するため、全てのアドレス電極Aを正極性の電位（例えばVs/2）にバイアスし、最初に全てのサステイン電極Yに波高値Vsの正極性のサステインパルスPsを印加する。その後、サステイン電極Xとサステイン電極Yとに対して、交互に波高値Vsの正極性のサステインパルスPsを印加する。サステインパルスPsの印加毎に、アドレス期間TAにおいて壁電荷の蓄積したセルで面放電が生じる。

【0041】通常サブフレームと特定サブフレームとの間では、アドレス期間TAの駆動シーケンスが異なる。特定サブフレームの場合には、図5のように隣接する奇数ラインと偶数ラインとを組とし、すなわち先頭ラインから数えて(2i-1)番目(i=1, 2, 3, ...)のラインと2i番目のラインとを組として、2ラインずつライン走査を行う。これと並行して、分割サブフレームsf41では奇数ラインのサブフレームデータR0~3、G0~3、B0~3に応じてアドレス電極AにアドレスパルスPaを印加し、分割サブフレームsf42では偶数ラインのサブフレームデータR0~3、G0~3、B0~3に応じてアドレス電極AにアドレスパルスPaを印加する。

【0042】図6は画像処理回路84のデータ補正機能を説明するための図である。図中の黒丸(●)はインタレース走査形式で1ラインずつアドレッシングを行う場合の点灯を示し、白抜きの丸(○)は2ラインずつアドレッシングを行うことによる従属的な点灯を示している。

【0043】上述のようにインタレース走査形式で2ラインずつ点灯の要否を設定するアドレッシングを行うと、階調の変化が乱れる場合がある。例えば、図6

(A)のように、(2i-1)番目の奇数ラインから(2i+4)番目の偶数ラインまでの同一列のセルに対して、表示すべき階調レベルとして順に10、9、8、7、6、5が与えられている場合を考える。(2i-1)番目のラインでは、階調レベルが10であるので、例えば注目セルがRのセルとすると、サブフレームデータR0~3は、サブフレームsf2(重み2)及びサブフレームsf4(重み8)の点灯を要求する。しかし、(2i-1)番目のラインは奇数ラインであるので、偶数ラインに対応する分割サブフレームsf42ではサブフレームデータR0~3が無効となる。これらのことから、(2i-1)番目のラインのサブフレームデータR0~3に基づいて、分割サブフレームsf41において(2i-1)番目のライン及びそれと組をなす2i番目のラインが点灯し、サブフレームsf2において(2i-1)番目のラインが点灯する。一方、2i番目のラインの階調レベルは9であるので、サブフレームデータR0~3は、サブフレームsf1(重み1)及びサブフレームsf4(重み8)の点灯を要求する。2i番目のラインは偶数ラインであるので、奇数ラインに対応する分割サブフレームsf41ではサブフレームデータR0~3が無効となる。これらのことから、2i番目のラインのサブフレームデータR0~3に基づいて、サブフレームsf1において2i番目のラインが点灯し、分割サブフレームsf42において(2i-1)番目及び2i番目のラインが点灯する。このようなアドレッシングの結果、フレーム全体でみると、階調レベルに応じた正しい輝度レベルが得られる。

【0044】これに対して、(2i+1)番目と(2i+2)番目のラインでは、階調レベルと輝度レベルとが異なるだけでなく変化の傾向が逆転してしまい、滑らかな階調変化に著しい乱れが生じる。これは、階調レベル8では、サブフレームデータR0~3が特定サブフレームであるサブフレームsf4の点灯を要求するのに対し、階調レベル7では、サブフレームデータR0~3がサブフレームsf4の点灯を要求しないからである。つまり、特定サブフレームの発光の要否が異なることが原因である。

【0045】そこで、画像処理回路84は、組をなす2本のライン間で同一列のセルにおける特定サブフレームの発光の要否が異なるときには、当該2個のセルの階調レベルに基づいて代表レベルを算定し、当該2個のセルについては代表レベルに応じた点灯を要求するサブフレームデータR0~3、G0~3、B0~3を生成してアドレスドライバ回路88へ出力する。

【0046】代表レベルの算定は、具体的には図6

(B)(C)のように当該2個のセルの階調レベルの大きい方又は小さい方を選択する処理である。なお、階調レベルの平均値を代表レベルとしてもよい。

【0047】図7は画像処理回路84のデータ補正部8

10

20

30

40

50

(8)

特開平10-171401

13

40のブロック図である。データ補正部840は、1ライン分のデータ遅延を行うためのバッファ848、データ補正の要否を判別する論理回路841、代表レベルを算定するフィルタ846、及びデータセクタ847を有している。

【0048】データ補正部840には、サブフレームデータと同様のビット形式に変換された映像データDR0~3, DG0~3, DB0~3がピクセル配列順に入力される。フィルタ846には、バッファ848によって遅延された映像データDR0~3, DG0~3, DB0~3と、遅延されていない映像データDR0~3, DG0~3, DB0~3とがパラレルに入力される。つまり、インタレース走査の組をなす2ラインの映像データDR0~3, DG0~3, DB0~3が同時に入力される。

【0049】論理回路841は、R, G, Bの各色に対して1個ずつ設けられた計3個の2入力のXOR回路842~844、及びXOR回路842~844の出力の論理和を求めるOR回路845から構成されている。各XOR回路842~844には、バッファ848による遅延の前及び後の各映像データDR0~3, DG0~3, DB0~3の最上位ビットが入力される。最上位ビットは、本実施形態における特定サブフレームである最大輝度のサブフレームsf4の点灯の要否を示す。組を成す2ラインのそれぞれのj番目(j=1, 2, 3...)のセルの間でサブフレームsf4の点灯の要否が異なる場合には、OR回路845の出力がアクティブとなる。この場合、データセクタ847は、フィルタ846によって算定された代表レベルをサブフレームデータR0~3, G0~3, B0~3として出力する。OR回路845の出力がノンアクティブの場合には、データセクタ847は、バッファ846によって遅延された映像データDR0~3, DG0~3, DB0~3をそのままサブフレームデータR0~3, G0~3, B0~3として出力する。

【0050】以上の実施形態では16階調のフレーム構成を例示したが、階調数は、32、64、128、256又はそれ以上であってもよい。サブフレームの輝度の重みを必ずしもバイナリーの重みにする必要もない。1つのサブフレームを3以上のk個の分割サブフレームで構成してもよい。その場合には、各分割サブフレームをフィールドとするk対1インタレース形式でアドレッシングを行う。最大輝度から輝度の降順に選択した2以上のサブフレームをそれぞれ分割してもよい。

【第2の実施形態】図8は第2の実施形態に係るプラズマ表示装置200の構成図である。図8において、図1の例と同一の機能を有した構成要素には同一の符号を付し、それらの説明を省略し、又は簡略化する。

【0051】プラズマ表示装置200は、マトリクス形式のカラー表示デバイスであるAC型のPDP1と、画

14

面を構成する多数のセル(表示素子)を選択的に点灯させるための駆動ユニット90とからなる。

【0052】駆動ユニット90は、コントローラ91、フレームメモリ82、アドレス発生器83、画像処理回路94、動き検出回路85、Xドライバ回路86、Yドライバ回路87、及びアドレスドライバ回路88を有している。本実施形態の画像処理回路94は、多値の映像データDR, DG, DBを2値のサブフレームデータR0~3, G0~3, B0~3に変換し、その際に必要に応じてフレーム間の動きを和らげるための仮想の画像情報である挿入フレームを生成する補間演算を行う。本実施形態におけるサブフレームデータR0~6, G0~6, B0~6のビット数は6である。つまり、1フレームは最大6個のサブフレームで構成されることになる。

【0053】動き検出回路85は、フレーム転送周期毎に現フレーム及び次フレームの映像データDR, DG, DBをフレームメモリ82から読み出し、表示物体の動きの度合いを検出する。動き検出回路85から出力される検出信号S85は、動きの度合いが設定値を越えるときにアクティブとなる信号であって、次フレームの分割形態の切換え信号として、コントローラ91、アドレス発生器83、及び画像処理回路94に与えられる。検出信号S85がノンアクティブである場合、以後において、次フレームは6個のサブフレームで構成する“通常フレーム”として扱われる。これに対して、検出信号S85がアクティブである場合には、次フレームは、偽輪郭を防止するために補間情報を挿入する“特別フレーム”として扱われる。画像処理回路94は、次フレームが現フレームとなる以前に、次フレームに対応したサブフレームデータR0~6, G0~6, B0~6を生成し、フレームメモリ82に格納する。現フレームのアドレッシングの際には、フレームメモリ82からサブフレームデータR0~6, G0~6, B0~6が1ライン分ずつ読み出され、アドレスドライバ回路88に転送される。基本的には、全てのラインのデータが先頭ラインから順に転送される。ただし、後述のように特別フレームのサブフレーム数が通常フレームの2倍になる場合には、奇数ライン又は偶数ラインのデータが順に転送される。アドレスドライバ回路88は、転送されたサブフレームデータR0~6, G0~6, B0~6に応じて、アドレス電極Aに選択的にアドレスパルスを加する。これと並行して、Yドライバ回路87は、コントローラ91からの指示に従って、1ラインずつ又は2ラインずつ各サステイン電極(スキャン電極)Yにスキャンパルスを加する。アドレッシングの後のサステイン期間において、Xドライバ回路86は全てのサステイン電極Xに共通にサステインパルスを加し、Yドライバ回路87は全てのサステイン電極Yに共通にサステインパルスを加する。

【0054】図9はフレーム分割の一例を示す図、図1

(9)

特開平10-171401

15

0はフレーム分割の他の例を示す図である。これらの図においては、 j 番目のフレーム $F(j)$ が現フレームとされ、 $(j+1)$ 番目のフレーム $F(j+1)$ が次フレームとされている。

【0055】フレーム間の動きの度合いが小さい場合、次フレーム $F(j+1)$ は、階調表示を行うために、図9(A)及び図10(A)のように6個のサブフレーム $sf1 \sim sf6$ に分割される。各サブフレーム $sf1 \sim sf4$ の表示期間は、リセット期間、アドレス期間、及びサステイン期間からなる。各サブフレーム $sf1 \sim sf6$ における輝度の相対比率が1:2:4:8:16:32となるように重み付けをして、各サブフレーム $sf1 \sim sf6$ のサステイン期間における発光回数を設定する。サブフレーム単位の発光の有無の組合せで64階調の表示が可能である。上述のサブフレームデータ $R0 \sim 6$ 、 $G0 \sim 6$ 、 $B0 \sim 6$ の各ビットは、1つのサブフレームの発光の有無を示す。最下位ビットはサブフレーム $sf1$ に対応し、第2～第5ビットはサブフレーム $sf2 \sim sf5$ に対応し、最上位ビットはサブフレーム $sf6$ に対応する。

【0056】一方、フレーム間の動きの度合いが大きい場合、次フレーム $F(j+1)$ は、偽輪郭を防止するために図9(B)及び図10(B)のように2つの短縮フレーム $f1$ 、 $f2$ の組に置き換えられる。前側の短縮フレーム $f1$ は、現フレーム $F(j)$ と次フレーム $F(j+1)$ とに基づいて生成された補間画像(仮想情報)であり、後側の短縮フレーム $f2$ は次フレーム $F(j+1)$ と同じ内容の画像(実情報)である。つまり、次フレーム $F(j+1)$ の表示期間を短縮し、現フレーム $F(j)$ と次フレーム $F(j+1)$ との間に補間画像を挿入する。各短縮フレーム $f1$ 、 $f2$ の表示期間は、通常フレームの表示期間(フレーム期間)の約 $1/2$ である。このような短縮フレーム $f1$ 、 $f2$ も、階調表示を行うために所定数のサブフレームに分割される。

【0057】図9の例は、各短縮フレーム $f1$ 、 $f2$ を2つのサブフレーム $sf5$ 、 $sf6$ に分割するものである。これらサブフレーム $sf5$ 、 $sf6$ には、サブフレームデータ $R0 \sim 6$ 、 $G0 \sim 6$ 、 $B0 \sim 6$ の上位側2ビットが対応する。この例では、1フレーム期間におけるアドレッシング回数が増加しないので、通常フレームと同様に1ラインずつライン走査を行うことができ、列方向の解像度は低下しない。ただし、サブフレーム数が少ないので通常フレームと比べて階調性が低下する。

【0058】図10の例は、各短縮フレーム $f1$ 、 $f2$ を通常フレームと同様に重み付けをした6個のサブフレーム $sf1' \sim sf6'$ に分割するものである。これらサブフレーム $sf1' \sim sf6'$ には、サブフレームデータ $R0 \sim 6$ 、 $G0 \sim 6$ 、 $B0 \sim 6$ の各ビットが対応する。この例では、特別フレームに対して、通常フレームと同様の階調性を確保することができる。ただし、1フ

16

レーム期間におけるアドレッシング回数が2倍になるので、1ラインずつライン走査を行うことができず、列方向の解像度が低下する。

【0059】図9及び図10のどちらの例においても、サブフレームの輝度の重みを任意に設定することは可能であるが、例示の2例では通常フレームと同様の要領で生成したサブフレームデータを用いて各サブフレームのアドレッシングを行うことができ、データ生成処理の負担が小さい。

【0060】図11は通常フレームのライン走査の形態を示す図、図12は図10に対応した特別フレームのライン走査の形態を示す図である。通常フレーム及び図9の構成の短縮フレームについては、各サブフレームのアドレス期間 TA において、1ラインずつライン走査を行う。具体的には、図11のように、まずサステイン電極 X を接地電位に対して正電位 V_{ax} にバイアスし、全てのサステイン電極 Y を負電位 V_{sc} にバイアスする。この状態で、先頭のラインから1ラインずつ順に各ラインを選択し、サステイン電極 Y に負極性のスキャンパルス P_y を印加する。ラインの選択と同時に、サブフレームデータ $R0 \sim 6$ 、 $G0 \sim 6$ 、 $B0 \sim 6$ の所定ビットが示す点灯すべきセルに対応したアドレス電極 A に対して、波高値 V_a の正極性のアドレスパルス P_a を印加する。選択されたラインにおいて、アドレスパルス P_a の印加されたセルでは、サステイン電極 Y とアドレス電極 A の間でアドレス放電が起こる。サステイン電極 X がアドレスパルス P_a と同極性の電位にバイアスされているので、そのバイアスでアドレスパルス P_a が打ち消され、サステイン電極 X とアドレス電極 A の間では放電は起きない。

【0061】図10のサブフレーム構成の特別フレームについては、各サブフレームのアドレス期間 TA において、図12のように2ラインずつライン走査を行う。具体的には、隣接する奇数ラインと偶数ラインとを組とし、すなわち先頭ラインから数えて $(2i-1)$ 番目($i=1, 2, 3, \dots$)のラインと $2i$ 番目のラインとを組として、2ラインずつ同時にスキャンパルス P_y を印加する。これと並行して、例えば奇数ラインのサブフレームデータ $R0 \sim 6$ 、 $G0 \sim 6$ 、 $B0 \sim 6$ に応じてアドレス電極 A にアドレスパルス P_a を印加する。組を成すラインに対して同一内容のアドレッシングを行うことにより、輝度の低下を防ぐことができる。しかし、列方向(ライン配列方向)の解像度が半分になるので、外部からの映像データ DR 、 DG 、 DB の解像度によっては、エイリアシングが生じてモアレなどの画像の乱れが現れてしまう。そこで、サブフレームデータ $R0 \sim 6$ 、 $G0 \sim 6$ 、 $B0 \sim 6$ を生成する段階で、原情報に対して列方向の高周波成分を除去するフィルタリングを行うのが望ましい。

【0062】なお、輝度の変動を防ぐため、特別フレー

(10)

特開平10-171401

17

18

ムにおけるサステインパルス数を通常フレームと同等にする必要がある。例えば、図10の例においては、各短縮フレーム $f1$ 、 $f2$ を構成するサブフレーム $sf1'$ ~ $sf6'$ のパルス数を、通常フレームのうちの重み付けの上で対応するサブフレーム $sf1$ ~ $sf6$ のパルス数の $1/2$ 又はそれに近い値に設定すればよい。

【0063】以上の第1及び第2の実施形態において、動きの度合いを、必ずしも現フレームと次フレームの組について調べる必要はない。例えば、現フレームとその前のフレームの組、現フレームより前の隣接するフレームの組というように、表示が済んでいないフレームについて調べればよい。現フレームと次フレームの組について調べる場合には、表示途中の現フレームを特別フレームにする意味はないが、現フレームより“後”に表示されるフレームの組について調べる場合には、前後どちらのフレームを特別フレームとしても同様に画質が改善される。表示する以前の段階であれば、フレーム分割形態を任意に変更することができる。

【0064】

【発明の効果】請求項1乃至請求項7の発明によれば、静止画の画質を損なうことなく偽輪郭を低減し、テレビジョン映像のように動きの度合いが不特定である時系列の画像の表示品質を向上させることができる。

【0065】請求項1の発明によれば、動画についても静止画と同様の階調性を確保することができる。請求項2の発明によれば、より確実に偽輪郭を低減することができる。

【0066】請求項3の発明によれば、複数のラインの表示内容を共通にすることにより生じる階調再現の乱れを目立たなくすることができる。請求項5の発明によれば、動画についても静止画と同様の解像度を確保することができる。

【0067】請求項6の発明によれば、動画についても静止画と同様の階調性を確保することができる。請求項7の発明によれば、マトリクス表示の列方向の解像度の低下により生じる画像の乱れを軽減することができる。

【図面の簡単な説明】

【図1】第1の実施形態に係るプラズマ表示装置の構成図である。

【図2】本発明に係るPDPの内部構造を示す斜視図である。

【図3】フレーム構成図である。

【図4】通常サブフレームにおける印加電圧の波形図である。

【図5】特定サブフレームにおける印加電圧の波形図である。

【図6】画像処理回路のデータ補正機能を説明するための図である。

【図7】画像処理回路のデータ補正部のブロック図である。

【図8】第2の実施形態に係るプラズマ表示装置の構成図である。

【図9】フレーム分割の一例を示す図である。

【図10】フレーム分割の他の例を示す図である。

【図11】通常フレームのライン走査の形態を示す図である。

【図12】図10に対応した特別フレームのライン走査の形態を示す図である。

【図13】従来のフレーム構成図である。

【符号の説明】


- 1 PDP (マトリクス表示デバイス)
- F フレーム
- F(j) 現フレーム (第1のフレーム)
- F(j+1) 次フレーム (第2のフレーム)
- f1 短縮フレーム (第2の短縮フレーム)
- f2 短縮フレーム (第1の短縮フレーム)
- sf1~4 サブフレーム
- sf4 特定サブフレーム
- sf41 分割サブフレーム (フィールド)
- sf42 分割サブフレーム (フィールド)
- sf1'~6' サブフレーム

(11)

特開平10-171401


【図1】

第1の実施形態に係るプラズマ表示装置の構成図




【図2】

本発明に係るPDPの内部構造を示す側視図



【図9】

フレーム分割の一例を示す図




(12)

特開平10-171401


【図3】

フレーム構成図



【図4】

通常サブフレームにおける印加電圧の波形図




(13)

特開平10-171401


【図5】

特定サブフレームにおける印加電圧の波形状



【図6】

画素駆動回路のデータ補正部の機能を説明するための図




(14)

特開平10-171401


【図7】

画像処理回路のデータ補正部のブロック図



【図8】

第1の実施形態に係るプラズマ表示装置の構成図




(15)

特開平10-171401


【図10】

フレーム分割の他の例を示す図




【図11】

通常フレームのライン走査の形態を示す図



【図12】

図10に対応した特別フレームのライン走査の形態を示す図




(16)

特開平10-171401

【図13】

従来のフレーム構成図



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☒ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☐ **FADED TEXT OR DRAWING**
- ☐ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☒ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.